1，xilinx FPGA全局时钟资源的使用
2，几种FPGA时钟BUF资源的区别
3，[求助] Xilinx KU040 FPGA的mmcm使用问题
4，Sub-optimal placement for a global clock-capable IO pin and MMCM
5，在Vivado 2020.1中用MIG核读写DDR3内存，编译代码时提示Sub-optimal placement错误的解决办法
6，FPGA MIG调试bug（二）
7， [Place 30-681] Sub-optimal placement for a global clock-capable IO pin and MMCM pair.
8，[Place 30-120] Sub-optimal placement for a BUFG-BUFG cascade pair.